当前位置: > 论文范文 > 论文范文高速印刷电路板旁路电容和电流环现象分析

论文范文高速印刷电路板旁路电容和电流环现象分析

论文类型:论文范文
论文字数:
论点:电容,电源,电感
论文概述:

这篇论文是关于高速PCB中旁路电容和电流环现象的分析,主要从电容的插入损耗特性、利用电容模型分析PCB中的环流问题等几个反面进行研究论述。该论文是由硕博论文网职称论文中心提供

论文正文:

前言:本文是关于高速印刷电路板旁路电容和电流环现象的分析。主要讨论电容器的插入损耗特性以及用电容器模型分析印刷电路板中的循环问题。本论文由硕博纸网论文题目中心提供。

高速印刷电路板旁路电容和电流环现象分析
只有当各模块具有良好的电磁兼容性和较低的电磁干扰时,才能保证整个系统功能的实现。这要求系统本身不仅具有良好的屏蔽外部干扰的性能,而且在与其他系统同时工作时不会对外部产生严重的电磁干扰。

1简介
此外,开关电源越来越多地用于高速数字系统的设计。一个系统通常需要多个电源。供电系统不仅容易受到干扰,而且供电过程中产生的噪声也会给整个系统带来严重的电磁兼容问题。因此,在高速印刷电路板的设计中,如何更好地滤除电源噪声是保证良好电源完整性的关键。摘要:分析了电容器的滤波特性、寄生电感和电容对滤波性能的影响以及印刷电路板中的电流环现象,并对旁路电容器的选择做了一些总结。本文还重点分析了电源噪声和接地反弹噪声的产生机理,并在此基础上分析比较了电路板旁路电容的各种放置方式。

电容
2.1插入损耗特性理想电容
电磁干扰功率滤波器抑制干扰噪声的能力通常用插入损耗特性来衡量。插入损耗定义为没有连接滤波器时噪声源向负载传输的噪声功率P1与滤波器连接后噪声源向负载传输的噪声功率P2之比,单位为分贝。图1是理想电容器的插入损耗特性。可以看出,对应于1μF电容器的插入损耗曲线的斜率接近20db/10x。

观察其中一个插入损耗特性,当频率增加时,电容器的插入损耗值增加,也就是说,P1/P2值增加,这意味着在系统通过电容器滤波之后可以传输到负载的噪声减少,并且电容器滤除高频噪声的能力增强。从理想电容的公式分析来看,当电容恒定时,信号频率越高,环路阻抗越低,即电容很容易滤除高频成分。从这两个方面得出的结论是一样的。

从不同电容器对应的曲线来看,在非常低的频率条件下,各种电容器对应的插入损耗值大致相同,但是随着频率的增加,小电容器的插入损耗值比大电容器增加得更慢,P1/P2值增加得更慢,也就是说,大电容器更容易滤除低频噪声。因此,在设计高速电路板时,通常在电路板的电源接入端放置一个1 ~ 10μ f的电容,以滤除低频噪声。电路板上每个器件的电源和地之间放置一个0.01 ~ 0.1μ F的电容,滤除高频噪声。

连接在电源和地之间的电容器的阻抗可以通过以下公式计算:电容器滤波的目的是滤除叠加在电源系统上的交流分量。从上面的公式可以看出,当频率恒定时,电容值越大,环路中的阻抗越小,因此交流信号可以更容易地通过电容流到地平面。换句话说,似乎电容值越大,滤波效果越好。事实上,情况并非如此,因为实际电容并不具备理想电容的所有特性。实际的电容器具有寄生元件,这些寄生元件在电容器板和引线被构造时形成,并且这些寄生元件可以等效于串联到电容器的电阻和电感,通常被称为等效串联电阻(ESR)和等效串联电感(ESL)。该模型显示在图2的左半部分。如果忽略电容器的寄生电阻,该模型可以等效于图2的右半部分。这个电容器实际上是一个串联谐振电路。在实际电路或印刷电路板设计中,电容寄生电感的存在会极大地影响电容的滤波性能,因此在系统设计中应选择寄生电感相对较小的电容。

2.2实际电容[/BR/]的高频响应特性从第2.1节中,我们知道实际电容由于寄生电感而变成串联谐振电路。谐振频率为,其中:L为等效电感;c是实际电容。如图3所示,当频率小于f0时,它表现为电容;当频率大于f0时,它表现为电感。因此,电容器更像带阻滤波器,而不是低通滤波器。电容器的等效串联电阻和等效串联电阻由电容器的结构和所用的介电材料决定,与电容无关。替换相同类型的大容量电容器不会增强抑制高频的能力。当频率低于f0时,容量较大的同类型电容器的阻抗小于容量较小的电容器的阻抗。然而,当频率高于f0时,ESL确定两者之间没有阻抗差异。可以看出,为了改善高频滤波特性,必须使用具有较低ESL的电容器。任何电容器的有效频率范围都是有限的,对于一个系统来说,既有低频噪声又有高频噪声,所以不同类型的电容器通常并联连接以获得更宽的有效频率范围。

3用电容模型分析印刷电路板中的循环问题
电源去耦电容放置不当会在印刷电路板上产生大电流回路。为了降低噪声,高速印刷电路板设计中的一个非常重要的原则是减小信号电流回路的面积。过去,我们只考虑电流的起点、路径和终点,很少考虑电流的返回路径。在高频电路中,通常认为电源和地是等效的,因此电流的流出路径和返回路径将形成电流回路。在这些电流回路中,由于各种原因,例如电容的寄生电感、印刷电路板连接的固有电感等,回路的阻抗不会为零。因此,当电流流经该回路时,将产生电势差。如果电流改变,将产生辐射,并对系统产生干扰。为了过滤电源,在电路设计中经常需要在电源和地之间增加一些旁路电容。在电路中增加旁路电容有两个主要目的。一是提高电路中存储电荷的能力,以免因瞬时电流过大而产生接地反弹噪声。另一种是适当放置旁路电容,它可以为噪声信号提供附近的接地环路,并减小电流环路的面积,从而降低环路的电感。在带有旁路电容的环路中,由于要滤波的噪声频率通常是高频交流信号,因此这种环路仍会向外产生辐射。为了减少这种辐射,我们需要尽可能降低环路阻抗,并且必须合理放置旁路电容。图4示出了由于滤波电容器放置不当导致的大电流回路。

图5是电流回路的模型。从电流环路模型中,我们可以看到环路中存在寄生电感,这些电感显示了环路在高频下的阻抗,这会导致电源尖峰,并辐射电磁波干扰系统的其他部分。回路中的Ll是电容引脚引线的封装电感;Lpc是从电容引脚到器件电源或接地引脚的印刷电路板传输线的寄生电感;Lic是器件引脚引线的寄生电感。此外,如前所述,电容器本身具有寄生电感ESL。该环路的总电感为:l = 2l+2l PC+2l IC+ESL。由于回路的寄生电感会给整个系统带来电磁干扰并产生电压尖峰,这种电压尖峰与串联电感有一定的关系,近似计算公式如下:

这里,V是最大噪声电压峰值,△t是瞬态持续时间,△I是器件的瞬态电流,△t和△I的值可在器件手册中找到。例如,74HC的瞬态电流Icc典型值为20mA,输出信号从零上升到Icc或从Icc下降到零所需的时间为4ns。如果我们现在试图将电感噪声的尖峰控制在100毫伏以内,那么我们可以从上面的公式中获得不超过20毫欧的串联电感L的最大值。在印刷电路板设计中,设计师可以通过以下方式降低回路电感:选择寄生电感较小的电容,降低ESL(不同类型电容的寄生电感值见表1);尝试使用贴片电容来减少电容引线长度和Ll值。适当放置电容,用电源层或接地层代替电源或接地传输线,降低电源接地传输线电感Lpc;合理选择集成器件的封装以降低Lic值。例如,对于ADV478器件,PLCC封装的寄生电感比DIP封装小2nH至3nH。

4电源干扰和地弹噪声的产生机制[/BR/]图6是一个简单的图腾柱输入/输出端口电路,驱动具有串联匹配源端子的传输线。在图中,低压和低压是器件电源引脚和接地引脚的封装电感,而甲和乙是用作开关的两个场效应晶体管。假设传输线上每个点的电压和电流在初始时间为零,器件将在某个时间将传输线路驱动到高电平,然后器件需要从电源引脚汲取电流。在时间t1,开关a闭合,电流从印刷电路板上的VCC流经封装电感低压,跨过开关a,与端接电阻串联,然后进入传输线,输出电流幅度为(1/2)VCC/Z0。电流在传输线网络上持续一个完整的往返时间,并在时间t2结束。从那时起,整个传输线一直处于充满电的状态,不需要额外的电流来维持它。当电流瞬间浪涌通过封装电感器LV时,芯片电压将在节点V1受到干扰。在时间t3,开关A闭合,这不会引起脉冲噪声,因为在开关A断开的瞬间没有电流流动。同时,开关B闭合。此时,传输线、接地层、封装电感器LG和开关B形成回路,瞬时电流流过开关B,从而在节点G1引起接地反弹扰动。如果在V1和G1之间增加旁路电容(放置在芯片内部),V1和G1点的瞬态电压扰动可以相同,这样每次开关切换时,V1和G1点都会产生电压扰动,但幅度会减半。

在高速印刷电路板设计中,滤波电容放置在电源引脚附近,以消除电源干扰和接地反弹噪声。将旁路电容添加到系统后,由于电容寄生电感的存在,环路的总电感会增加,并且可能产生的噪声强度也会更大。因此,设计人员应尽可能选择寄生电感较小的旁路电容,并将其合理地放置在印刷电路板上。

5设备电源引脚旁路电容的放置
当电流通过设备电源引脚流入设备或通过接地引脚立即流入接地时,由于设备封装中存在电感和电源环路中存在电感,将会出现电源干扰和接地反弹噪声。因此,有必要在电源引脚附近放置一个滤波电容,以消除电源干扰和接地反弹噪声。

从上面可以看出,电源干扰和接地反弹噪声主要来自芯片的引脚。由于芯片的输出阻抗(芯片的电源或接地引脚的输出阻抗)通常远大于电源层或接地层的阻抗(如果不是,将会有大量的电源和接地噪声),所以芯片可以被视为噪声源。对于设计合理的电路板,只要噪声源的阻抗远大于负载,噪声源就可以被视为电流源,并且它将向电源或接地系统注入一定量的电流。为了减少电源或接地噪声,需要采取措施减少注入电源或接地层的电流量。为了实现这一点,理论上有必要将电源或接地引脚与阻抗串联,该阻抗必须足够大,优选大于芯片电源接地引脚的输出阻抗。然而,串联如此大的阻抗是不现实的,因为如果这样,它将在芯片内部产生更多的接地反弹噪声或功率干扰,导致芯片无法正常工作。因此,正确的方法也应该是尝试通过低阻抗环路将噪声引入接地层。通常的做法是在芯片的电源引脚上添加旁路电容。以下是对四种电容器布局的简要分析。

如图7和图8(a)所示,它是旁路电容器的放置方法。芯片的接地引脚通过低阻抗过孔D(公共过孔的寄生电感约为1 ~ 2nh)直接连接到接地层,使得芯片接地引脚上的接地弹性噪声通过过孔流入接地层,抑制了接地弹性噪声对芯片的影响。芯片的电源引脚通过短传输线(通常约50-80密耳长,寄生电感约1-1.6 NH)连接到电容器的电源焊盘。电容器的电源焊盘和接地焊盘通过过孔直接连接到电源层和接地层,从而在电源引脚和接地层之间也将存在低阻抗路径,有效地克服了电源噪声对芯片的影响。同时,旁路电容附近电源层上的噪声也将通过低阻抗通道(如过孔B、旁路电容和过孔C)流入接地层。这种放置方法有效地抑制了噪声对芯片、电源和其他系统的影响。
如图8(b)所示,通孔b位于电容器电源引脚和芯片电源引脚之间,这将增加路径a的环路电感。当电容器和芯片不在同一层时,通常采用这种方法。
如图8(c)所示,将电容器电源引脚处的电源过孔b改变到靠近芯片电源引脚a的位置。这种放置方法类似于上述第二种放置方法,并将导致环路电感增加。应该避免这种方法。
如图8(d)所示,电容电源引脚和芯片电源引脚之间的传输线被移除,芯片电源引脚通过过孔直接连接到接地层,电容电源引脚和芯片电源引脚通过大电源层连接在一起,使得路径a包括两个过孔,电源层和电容, 这也增加了回路的电感,并且噪声会给电源层带来不可预测的影响,此外,通孔的数量增加,并且板上的布线面积减小。 这种方法也应尽可能避免。

6结论:
当前数字系统的板级频率越来越高,各种电磁干扰问题越来越严重。合理选择和使用旁路电容是消除电磁干扰和获得电源完整性的关键。此外,随着半导体技术的进一步发展,电容器也在升级以满足高速电路设计的要求。因此,旁路电容的选择和旁路电容的放置需要进一步讨论。

参考资料:
1比尔·斯莱特里和约翰·韦恩。减少电磁干扰的视频图形系统的设计和布局。an-333应用笔记ADI公司。
2霍华德·约翰逊。带串联终端的片内旁路。EDN杂志,2004年4月29日。
3霍华德·约翰逊和马丁·格雷厄姆。高速数字设计,黑魔法手册。新泽西:皮尔森教育公司
4 AV9170,集成电路系统数据表。