当前位置: > 硕士毕业论文 > 30000字硕士毕业论文高性能嵌入式处理器的H_264编码共二层系统级设计

30000字硕士毕业论文高性能嵌入式处理器的H_264编码共二层系统级设计

论文类型:硕士毕业论文
论文字数:30000字
论点:设计,处理器,系统
论文概述:

今天的工C设计工程师必须同时考虑很多的设计因素,如多核交互、工P集成、混合信号设计、嵌入式软件开发、软硬件的协同设计和验证、DFM(DesignForManufacture,可制造性设计)、信号完整性、甚至

论文正文:

  1绪论        电子系统级设计背景今天的工C(工ntegratedCircuit)设计需求大都集中在SoC或SiP(Silicon工P),随着设计转向电子系统级和纳米级,今天的工C设计工程师必须同时考虑很多的设计因素,如多核交互、工P集成、混合信号设计、嵌入式软件开发、软硬件的协同设计和验证、DFM(DesignForManufacture,可制造性设计)、信号完整性、甚至DFY(DesignForYiel,良率的设计),由此Ifn来的巨大设计复杂性将迫使设计师必须采用ESL设计方法学「‘」。功能更繁杂的设计需求,更短的上市时间,市场竞争的加剧,不断增加的成本压力,使高质量的电子系统设计变得越来越复杂和困难,Ifn这种趋势还在加速。从应用概念到硅片实现的过程已经不能仅仅靠工程师聪明的大脑来完成,Ifn更需要依赖十严格完善的设计方法学。电子系统级设计已成为当今设计领域最炙手可热的话题。尽管在一定抽象层描述系统的想法已经出现近十年,直到现在众多成熟设计流程的出现,才使得这一想法成为现实。目前ESL设计工具还处十初级阶段,但对ESL设计工具的需求将在2006年迅速增长。ESL需要在一定抽象层次用足够快速的方法描述SOC系统,给软硬件工程师提供一个虚拟的原型平台,用以进行硬件系统结构的探察和软件程序的开发,这种方法正逐步成为基本设计流程的一部分。        系统级设计,不仅仅是一种语言,一个工具,更是一种经验。从ESL平台应用经验中,总结出一定的设计流程和方法尤为重要。ESL设计之所以会受欢迎,主要源十以下二方面功能:.在抽象层设置的约束和参数可以被传递到各种用十设计实现的工具中。.系统设计更早的和验证流程相结合,能确定工程开发产品的正确性。.功能正确和时钟精确型的执行环境使提前开发软件成为可能,缩短和硬件集成的时间。ESL的成长受制主要是因为需要在不同设计阶段的实现工具之间传递数据和设计框架。早期的ESL雏形工具往往试图改变各个设计者的设计流程、设计语言和编程风格,Ifn不易被接受,导致了上世纪九十年代末的失败。另一方面,缺少各种工P库和搭建系统所不能缺少的各种功能模型,也是当时ESL不受欢迎的原因之一。从产品上市时间看,激烈的市场竞争要求产品设计周期越来越短,这对软硬件协同仿真的低速度将是个巨大的挑战。在传统设计中,软件调试必须基十硬件调试完毕的基础上,导致设计周期很长,并目_软件设计调试,这个SOC设计周期中重要一环,往往成为产品延时上市的原因。并目_软硬件协同时,硬件设计者常被软件驱动系统中的不确定性干扰,Ifn软件调试出现的错误有时也可能来源十硬件系统的bug。今天,大多数功能验证在RTL级进行。        在ESL级,一般不会考虑时序,只考虑功能逻辑,有时也包括嵌入式软件。因此最大的区别是ESL在模拟性能上有一个很大的提高,因为不用考虑时序。所以能够获得足够快的速度去验证嵌入式软件和应用软件,当然也包括特定的逻辑。ESL的最初意义是它能在设计流程初期做出设计折衷决策的能力,它对架构变更的影响要远远大十对模块性能变更的影响,因此更高级别上做出的决策越多,设计的结果也就越好。GarnerDataquest最近发布的一个关十世界EDA市场报告中预测未来五年里ESL将保持强劲的发展势头。2介绍H.264/AVC背景ITU-TSG16WP3Q.6(VCEG)不IIISO/IECJTC1/SC29/WG11(MPEG)是目前制定视频图像编码标准的两个国际组织。ITU-T的建议标准主要用十实时视频通信,如视频电视会议、可视电话等。MPEG标准主要用十广播电视、DVD和视频流媒体。大多数情况下,这两个标准组织独立制定不同的标准,但H.262和MPEG-2的视频编码标准是同一个标准,这也是MPEG-2标准得到广泛应用的原因之一[f2l目前,ISO/IEC与ITU-T再一次联手纲_成“联合视频小纲一”JointVideoTeamCJVT),致力十新一代视频压缩算法的研究,共同制定一个新的数字视频压缩格式标准,新格式命名为H.264,即MPEG-4第10部分。它适用十网络传输的视频图像编码标准。据仿真实验知它可以通过略低十每秒1兆比特速度的传输,在互联网发送DVD质量的视频,Ifnb_占用的网络资源远远小十能够与之竞争的其他格式,使高速互联网接入数据传输速度高十500千位/秒,从模拟的图像传输到基十CCIR601数字化的方案出现,使视讯技术前进了一大步。H.264/AVC编码器的设计目标包括两个方面:一是进一步提高编码效率,二是适用十当前以及将来可能出现的各种网络形式。在编码方面,H.264/AVC沿袭了以往视频编码标准基十块的通过运动补偿进行码率压缩的思想,但在具体设计方面有了很大的改进。将以往的多种编码技术,以及提出的新技术有机的结合起来,从Ifn  参考文献[1]任晓东,高泰,周祖成,片上系统集成的系统级设计,EDA技术专家论坛,2001年7月毕厚杰,新一代视频压缩编码标准一H.264/AVC,北京:人民邮电出版社,2005年5月 ARM926EJ-S Technical Reference Manual, p157-p171lain  E.GRichardson,  H.264  and  MPEG-4  VIDEO  COMPRESSION,  The  Robert  GordonUniversity, Aberdeen,UKAHallapuro} M Karczewicz.Low complexity transform and quantization Basic Implementation[R],JVT Document JVT-B038,  Fairfax,  2001/2,  p49 Xilinx公司,Wilson C.Chung,在FP GA上实现H.264视频编}i标准,电子设计应用,2005年8月, p90  摘要 3-4 ABSTRACT 4 1 绪论 10-15     1.1 电子系统级设计背景 10-11     1.2 介绍H.264/AVC 背景 11-12     1.3 本课题研究意义 12-13     1.4 本课题研究内容 13     1.5 本文章节结构 13-14     1.6 本章小结 14-15 2 电子系统级设计方法(ESL) 15-19     2.1 System C 语言简介 15-16     2.2 ESL 设计特点 16     2.3 ESL 设计方法 16-17     2.4 ESL 设计工具的使用 17-18         2.4.1 ARM ESL 在嵌入式软件开发中的应用 17-18         2.4.2 ARM ESL 在软硬件协同设计中的作用 18     2.5 本章小结 18-19 3 H.264/AVC 相关技术 19-31     3.1 H.264 的档次和级 19     3.2 H.264 功能层次 19-21         3.2.1 NAL 层 19-20         3.2.2 VCL 层 20-21     3.3 帧内预测原理 21-22     3.4 帧间预测原理 22-25         3.4.1 树状结构运动补偿 22-23         3.4.2 运动估计 23-24         3.4.3 运动矢量 24         3.4.4 Hadamard 变换(SATD) 24-25     3.5 整数变换 25-27     3.6 去块效应滤波 27-28     3.7 锯齿形(ZigZag)扫描和游程编码 28-29     3.8 熵编码 29-30     3.9 本章小结 30-31 4 ARM926EJ-S 协处理器接口 31-36     4.1 协处理器指令类型 31     4.2 指令流水线分析 31-33     4.3 基于ESL 平台的ARM 协处理器接口 33-35         4.3.1 协处理器接口概述 33         4.3.2 协处理器接口工作机制 33-35     4.4 本章小结 35-36 5 H.264 编码器协处理器架构设计 36-42     5.1 H.264 开源编码器介绍 36-37     5.2 X.264 编码器分析 37-39         5.2.1 编码器编码流程分析 37-38         5.2.2 编码器函数开销分析 38-39     5.3 系统架构设计 39-41         5.3.1 设计方法 39-40         5.3.2 系统总体架构 40-41     5.4 本章小结 41-42 6 H.264 编码协处理器系统级设计 42-70     6.1 ESL 平台下的架构搭建 42-46         6.1.1 ARM926EJ-S 双总线结构 43         6.1.2 协处理器的接口设计 43-46     6.2 在ESL 平台下的系统设计流程 46-49     6.3 协处理器模块整体设计 49-50         6.3.1 协处理器模块实现的功能 49         6.3.2 协处理器工作方式 49-50     6.4 系统初始化代码设计 50-54         6.4.1 散列文件的设计 51-53         6.4.2 系统初始化过程 53-54     6.5 通用协处理器指令设计 54-55     6.6 协处理器视频编码指令设计 55-66         6.6.1 存储器操作指令设计及其实现 55-57         6.6.2 整数变换指令设计及其实现 57-60         6.6.3 去块效应滤波指令设计及其实现 60-65         6.6.4 运动估计指令设计及其实现 65-66     6.7 运行结果 66-67         6.7.1 功能实现 66         6.7.2 运行性能比较 66-67     6.8 系统性能分析 67-69         6.8.1 总线周期精确条件下的性能提升 67         6.8.2 性能特点分析 67-68         6.8.3 性能评估的精确度 68-69     6.9 本章小结 69-70