30000字硕士毕业论文基于数字信号处理协议的数字信号处理器片上调试系统的设计与单步运行
论文类型：硕士毕业论文
论文字数：30000字
论点：调试,系统,开发
论文概述：
随着IC芯片的口益复杂和性能的不断提高，芯片的运行速度和引脚数目都不断增加，特别是工作频率、封装密度的提高及SoC,ASIC高性能芯片的大量涌现，对高速、高密度、低功耗、高性价比测试
论文正文：
第一章绪论 随着IC芯片的口益复杂和性能的不断提高，芯片的运行速度和引脚数目都不断增加，特别是工作频率、封装密度的提高及SoC,ASIC高性能芯片的大量涌现，对高速、高密度、低功耗、高性价比测试系统的需求会不断提高，对芯片的测试技术提出了新的挑战。同时，随着软件应用开发的复杂程度不断增加，高性能，高可靠性的调试结构也成为芯片设计中不可缺少的部分，合理的调试系统可以极大的提高后期应用开发的速度和产品研发的周期，减少了产品上市所需要的时间。1.1课题研究背景随着微电子技术进入超大规模集成电路(VLSI)时代，芯片集成度的不断增加、设计技术的不断提高和亚微米、深亚微米技术的不断发展，使得数字信号处理器(DigiatlSginalProcessor)的功能越来越强大，同时芯片面积越来越小，造成了验证测试越来越困难。电路规模的不断增大，使得电路节点的物理可访问性正逐步减少，电路和系统的可测试性急剧下降，测试费用在电路和系统总费用中所占的比例不断上升，常规测试方法正面临着口趋严重的困难:一方面，芯片封装越来越小，引脚越来越密，印刷电路板的密度口益增大，芯片的互连测试成为一个急需解决的问题;另一方面，芯片或功能模块内部的很多节点无法使用物理探针探测，传统的测试方法己经很难对复杂电路板进行有效的测试。因此如何提高系统的可测试性在芯片设训一中成为不可缺少的重要内容[fll同日寸随着DSP在计算机、电子通信、工业控制、汽车电子以及消费电子等地方越来越广泛的应用，应用的硬件平台也越来越复杂多样。芯片在具体应用的开发过程中，应用程序的调试运行也因此变得非常复杂。在整个应用产品的开发和使用的过程中，软件的调试和运行成了影响芯片设计的关键问题之一。因此，数字信号处理器对软件调试的支持直接影响到处理器的应用和推广，处理器的调试支持也成为其主要性能参数之一。1.1.1DSP及其系统开发概述数字信号处理器，简称DSP(DigitalsignalProcessor)，是一种专门用十实时数字信号处理的，具有特殊结构的微处理器。DSP芯片内部一般采用指令存储和数据存储分开的哈佛结构，同时具有专用的硬件乘法器，广泛地采用流水线操作，并目_提供了特殊的DSP指令，可以用来快速地实现各种数字信号处理算法[fll。与模拟信号处理相比，数字信号处理具有精确、灵活、抗干扰能力强、可靠性好、体积小、易十大规模集成等优点，因此以数字信号处理器为基础的DSP系统得到了很快的发展。 DSP已经成为一个新的技术领域和独立的学科体系，当前已经形成了有潜力的产业和市场。随着DSP处理器的功能不断强化和系统开发周期不断缩短，设计和调试DSP系统越来越依赖十DSP开发系统平台和开发调试工具。DSP开发系统平台一般是由厂商提供的一个包含DSP、存储器、常用接口电路的通用电路板和相应软件的软/硬件系统。DSP开发系统平台大大减小了DSP处理器应用和推广普及的难度，也可以作为应用程序开发的初步运行平台，减小了开发调试的周期。在DSP系统开发过程中，可靠有效的开发工具必不可少。一个复杂的DSP系统，必须有功能强大的开发工具支持，开发工具包括软件和硬件两部分:软件开发工具主要包括:C编译器、汇编器、链接器、程序库、软件仿真器等[f=}l硬件开发工具包括在线硬件仿真器和系统开发板。在线硬件仿真器通常是具有JTAG调试接口的开发板，可以对设计的软件进行在线调试;在实际应用的硬件系统完成之前，在不同功能的开发板上实时运行设计的DSP软件，可以极大的提高开发效率。由十DSP产品结构的多样性，不同厂商、不同系列的DSP都有自己的开发工具。各种开发工具需要在一定的开发环境下才能工作。DSP的开发工具通常借助十PC机来完成，即采用主机一一目标板的方法构成开发环境。主机选用微机或工作站，目标机为装有DSP处理器的硬件系统或由PC机软件或工作站软件模拟的目标处理器，其中装有目标DSP处理器的硬件系统既可以是用户开发的目标板，也可以是由DSP厂商提供的装有目标DSP处理器的硬件模块。主机与目标机之间通过微机串口、并口或其他专用通信接口(例如JTAG接口)进行通讯。DSP系统设计和开发一般流程如图1所示:系统设计人员首先根据实际应用需求和性能要求等要素进行系统分析和设计，选择合理的DSP处理器和设计相应的系统平台【m}，然后硬件开发人员根据系统设计进行PCB板级设计和开发板的制作，同时软件开发人员在DSP软件开发平台进行实际应用的软件开发和调试。最后将硬件平台和软件应用进行协同调试，完成系统开发的验证。 参考文献[1]J Huang,CF Kao,Exploration of Multiple ICES For Embedded Microprocessor CoresIn an SOC Chip,IEEE,Proceedings of the 2\"d Asia-Pacific conference on ASICs,2000Ing-Jer Huang,Tai-An Lu,ICEBERG:An Embedded In-Circuit Emulator Synthesi-zer For Microcontrollers,Proceedings of the 36th ACM/IEEE conference on Designautomation,1999K.D.Maier,On-Chip Debug Support For Embedded Systems-On-Chip,Circuits andSystems，2003.05Morten Zilmer. Non-intrusive On-Chip Debug Hardware Accelerates Develop -mentfor MIPS RISC Processors.MIPS Inc.1999 摘要 2-4 ABSTRACT 4-5 第一章 绪论 11-18 1.1 课题研究背景 11-16 1.1.1 DSP 及其系统开发概述 11-13 1.1.2 片内调试技术概述 13-16 1.2 研究目的与主要工作 16-17 1.3 文章组织结构 17-18 第二章 RDSP 体系结构与可调试性需求分析 18-26 2.1 RDSP 简介 18-23 2.1.1 rDSP 体系架构 18-19 2.1.2 rDSP 总线结构 19-20 2.1.3 rDSP 中央处理单元(CPU) 20-21 2.1.4 rDSP 流水线概述 21-22 2.1.5 rDSP 存储空间 22 2.1.6 rDSP 片上外设 22-23 2.2 RDSP 可调试性需求分析 23-25 2.3 小结 25-26 第三章 RDSP 可测试性设计 26-45 3.1 可测试性技术(DFT) 26-31 3.1.1 可测试性设计的准则 27 3.1.2 可测试性设计的目标 27-28 3.1.3 可测试性技术的分类 28-31 3.2 RDSP 的JTAG 边界扫描设计 31-44 3.2.1 rDSP 的JTAG 边界扫描体系 31-33 3.2.2 JTAG 引脚 33 3.2.4 TAP 控制器 33-37 3.2.5 指令寄存器 37-39 3.2.6 JTAG 标准指令 39-41 3.2.7 数据寄存器组 41-42 3.2.8 边界扫描单元结构 42-44 3.3 小结 44-45 第四章 RDSP 的片内调试系统设计 45-73 4.1 RDSP 片内调试结构分析 45-49 4.1.1 IEEE-ISTO 5001~(TM)-1999 片内调试标准 45-47 4.1.2 rDSP 片内调试的系统结构 47-49 4.2 基于扩展JTAG 的片内调试系统设计 49-51 4.3 扩展的JTAG 调试指令 51-52 4.4 调试扫描链设计 52-56 4.4.1 调试扫描链及其功能 52-56 4.4.2 扫描链选择寄存器 56 4.5 片内调试单元的运行控制 56-63 4.5.1 片内调试单元与流水线的交互 57-58 4.5.2 片内调试单元结构及功能 58-62 4.5.3 系统时钟控制和系统状态切换 62-63 4.6 片内调试功能的设计实现 63-71 4.6.1 断点机制的实现 63-69 4.6.2 单步调试的实现 69-71 4.7 片内调试系统逻辑综合结果 71-72 4.8 小结 72-73 第五章 RDSP 调试系统的验证 73-81 5.1 验证方法及策略 73-75 5.2 RDSP 调试系统的功能验证 75-80 5.3 小结 80-81 第六章 结束语 81-83 6.1 工作总结 81 6.2 工作展望 81-83
[2]