当前位置: > 硕士毕业论文 > 67200字硕士毕业论文现场可编程门阵列中数字时钟管理模块的设计

67200字硕士毕业论文现场可编程门阵列中数字时钟管理模块的设计

论文类型:硕士毕业论文
论文字数:67200字
论点:时钟,程序化,逻辑
论文概述:

DCM是FPGA内部的时钟管理模块,它通过FPGA内的时钟网络为FPGA内部每个模块提供高质量的时钟。DCM是在DLL的基础上进行了相应的功能加强和扩展,它在DLL的基础上扩展了分频的范围,增加了其

论文正文:

第一章简介

1.1项目研究背景

1 . 1 . 1 FPGA
架构演进与发展历史自XILINX公司于1985年引入历史上第一个现场可编程逻辑器件以来,已经走过了25年的历史。在25年的发展中,以现场可编程门阵列(FPGA)为代表的数字系统的现场集成取得了惊人的进步:现场可编程元件已经从最初的1200个可用逻辑门发展到现在的数千万个门
当然,在这个过程中,可编程逻辑器件的结构逐渐多样化。最早的可编程逻辑元件是可编程只读存储器(PROM)、紫外可擦只读存储器(EPROM)和可擦只读存储器(EEPROM)。受十结构的限制,只能实现简单的数字逻辑。
此后,出现了一些结构稍微复杂的可编程芯片,即可编程逻辑器件(PLD)。其典型的可编程逻辑器件由与门和或门阵列组成。这一阶段的产品包括PALS可编程阵列逻辑、GAL(通用阵列逻辑)和PLA(可编程逻辑阵列)等。它们的结构也由与门和或门的不同结构组成。这些早期组件的共同特征是,它们可以实现速度特性更好的逻辑功能,但是它们十多个简单的结构也使得只实现更小的电路成为可能。
为了弥补这一缺陷,20世纪80年代中期实际上是20世纪。ALTERA和XILINX分别推出了10个PAL类扩展可编程逻辑器件(复杂可编程逻辑器件)和现场可编程门阵列(现场可编程门阵列),两者都具有架构灵活、集成度高、适应性广的特点。这两个组件兼容可编程逻辑器件和通用门阵列的优点,可以实现具有灵活编程的大规模电路。
与专用集成电路(ASIC)相比,它们具有开发周期短、制造成本低、开发工具先进、无需测试标准产品、质量稳定和在线检测等诸多优势。因此,它们被广泛应用于原型设计和产品中。现场可编程门阵列和可编程逻辑器件可用于几乎所有应用门阵列、可编程逻辑器件和中小型通用数字集成电路的场合。
可编程逻辑器件与可编程逻辑器件的区别在于,可编程逻辑器件具有更多的电路门,而可编程逻辑器件需要相对较少的电路门。从结构上讲,可编程逻辑器件(CPLD)采用连续布线结构,这种结构更适合于实现各种操作,而不是I .组合逻辑,即具有更多触发器和有限Ifu乘积项的结构;FPGA采用分布式布线结构,适合实现时序逻辑,即触发器较多的结构。
FPGA架构具有应用优势。从最一般的角度来说,可编程门阵列是一种可以重复使用的芯片。通过预先建立的逻辑模块和可编程模块,只需通过软件修改而不改变硬件电路,就可以设置芯片来实现相应的功能。数字计算系统是在用户的应用软件中开发的,并转换成配置位流,可下载到现场可编程门阵列(FPGA)上实现相应的逻辑功能。
随着硬件嵌入式乘法器和各种传输接口的加入,它不仅解决了性能、灵活性和可扩展性的问题,也为行业开发者提供了新的架构选择,大大提高了FPGA的性能和应用范围。这些趋势包括串行-并行串行转换器(SERDE)、Transoeiver发送器、处理器(MPU)、数字信号处理器(DSP)等的增加。虽然在实际应用中仍然很少使用空,但具有低功耗性能特征的FPGA产品逐渐推出,更先进程序的推出也越来越活跃。在不久的将来,这一领域将有重大突破。

1.1.2现场可编程门阵列内部时钟管理系统的发展
随着现代技术的发展,现场可编程门阵列芯片的发展方向是向高密度、高速、高性能和系统化方向发展。十个FPGA中有丰富的时钟资源,如时钟缓冲器(clock BUFFER)。在整个现场可编程门阵列上拥有时钟布线资源的0.01现场可编程门阵列时钟管理系统也经历了一个简单到复杂的过程,从最初简单的时钟布线到用于时钟管理的独立的单独的DLL延迟锁相环和锁相环(锁相环),再到数字时钟管理器和后来的CMT(时钟管理模块)。
让我们以XILINX的产品为例,简要介绍一下FPGA内部时钟的发展。XILINX早期的FPGA产品Virtex/Virtex-E时钟管理是一个DLL(Delate locked loop),由于消除时钟缓冲器和时钟线传输引起的时钟偏移,可以提供四个CLKO、CLK90、CLK180、CLK270时钟输出,还可以提供双频和一些分频时钟信号。在Virtex II/Virtex II Pro系列现场可编程逻辑器件中,采用了数字时钟管理器(DCM)。数字频率合成器不仅可以消除时钟偏移,还可以提供更丰富的时钟倍频和分频信号,数字移相器提供合适的时钟相移。XILINX公司于2007年推出了Virtex-5,其基础为165纳秒。该芯片采用CMT的CMT(时钟管理模块)更先进的时钟管理系统,并在Virtex的DCM模块中增加锁相环模块。锁相环可以提供无抖动的时钟。} FUDCM的优点是没有时钟相位的累积(因为控制单元可以根据鉴相器的输出连续调整相位)。这样,CMT结合了DCM和ipl的优势,能够更好地满足芯片对时钟的要求。Virext-5在每个CMT由两个DCM和一个锁相环组成。CMT的数字电路模块(DCM)和锁相环(PLL)可以根据实际需要独立工作,数字电路模块(DCM)和锁相环(PLL)可以级联,根据需要提供相应的时钟。CMT可以根据具体需要进行配置,以提供符合要求的时钟。此外,Virtex-5芯片还具有优化的差分时钟树结构,提供低抖动时钟和精度比为空的时钟信号。

第二章现场可编程门阵列时钟网络……14-22
2.1全球时钟网络……14-17
2.1.1时钟网络信息……14-17
2.1.1.1时钟网络分配输入缓慢……15
2.1.1.2全球时钟选择器……15-16
2.1.1.3全球时钟网络分布……16-17[/ Br/] 2.2数字时钟管理……)17-22
2.2.1消除时钟偏差……19-20
2.2.2频率合成……20-21
2.2.3相位调整……21-22
第3章离散余弦变换相关原理……22-30
3.1时序相关基础……22-27
3.1.1正时相关参数的定义……22-23 [/BR/] 3.1.2正时参数之间的约束……23-24 [/BR/] 3.1.3时钟偏移和时钟……24-27
3.1.3.1时钟偏移与时钟的关系……25-26
3.1.3.2时钟抖动与时钟的关系……26-27
3.2延迟锁相环基础……27-30
第四章离散余弦变换积分函数框架……30-76 [/BR/] 4.1延迟线部分……32-45 [/BR/] 4.1.1柜台部……32-34
4.1.2二进制转换为灰色……34-35 [/BR/] 4.1.3灰色解码器……35-36 [/BR/] 4.1.4……36-41
4.1.4.1延迟线的基本单元,……37-41 [/BR/] 4.1.5数据选择器……41-42 [/BR/] 4.1.6微调……42-45
4.2数字相移电气……45-50[/溴/] 4.3频率合成器……50-63[/溴/] 4.4输出电路……63-76 [/BR/] 4.4.1四相输出……64-66[/br/ ] 4.4.2倍频信号的产生……66-67 [/BR/] 4.4.3分频信号的产生……67-76[/BR/]4.4.3.1移位寄存器……68-69
4.4.3.2数据链接……[69号路/br/]4.4.3.3晚报……69-71
4.4.3.4奇时报……71-72
4.4.3.5低频小数……72-74
4.4.3.6高频小数……74-76
……

结论
DCM是现场可编程门阵列的内部时钟管理模块。它通过现场可编程门阵列中的时钟网络为现场可编程门阵列中的每个模块提供高质量的时钟。离散余弦变换(DCM)是一种基于动态链接库的功能增强和扩展,它扩展了分频范围,增加了相移和频率合成功能。DCM为现场可编程门阵列用户提供了更多时钟选择。
DCM主要提供三个主要功能:时钟偏移消除、频率合成和相位调整。在现场可编程门阵列中有大量的时钟缓冲器和分配给现场可编程门阵列中各种模块的时钟布线。当时钟通过缓冲器和时钟线时,将不可避免地发生时钟偏移,这将影响系统的同步性能。DCM通过DLL的延迟线插入相应的延迟,以抵消时钟传输过程中产生的延迟,从而消除时钟偏移。DCM可以通过其内部频率合成器产生高达32倍的时钟倍频。DCM可以通过数字移相器修改输出时钟信号的相位,以获得所需的时钟相位。通过大量的仿真,本文设计的数字控制模块能够满足芯片对时钟的各种要求。