74400字硕士毕业论文高介电薄膜材料原子层沉积技术:设备、表征及其在微电子学中的应用

论文类型：硕士毕业论文

论文字数：74400字

论点：前驱,材料,沉积

论文概述：

本文关注于高介电薄膜材料的原子层沉积(ALD)技术制备、表征及其在微电子领域的应用，采用南京大学MO源研究中。等合成的多种金属有机源前驱体，原子层沉积了四种high-K薄膜材料，确定了自

论文正文：

第一章引言

1.1集成电路的发展

从1947年晶体管的生产到1985年第一个集成电路的出现到今天超大规模集成电路的不断发展，人类社会已经进入了基于微电子技术的信息时代。围绕发展的重大战略需求，国家科技发展“十二五”规划提出重点解决45-22纳米关键制造设备，发展32-22纳米互补金属氧化物半导体制造设备和超大规模集成电路成套技术。CMOS)工艺，90-65纳米特性工艺，22-14纳米前瞻性研究，形成65-45纳米设备、材料、工艺匹配能力和集成电路制造产业链，进一步缩小与世界先进水平的差距，设备和材料分别占国内市场份额的10%和20%，开拓国际市场。
金属氧化物半导体场效应晶体管是半导体集成电路的基本单元。图1-1 (a)和(b)分别是NMOS晶体管和金属氧化物半导体结构的截面图。NMOS使用磷型硅作为衬底，在其表面扩散两个氮型区域，然后在其上覆盖一层二氧化硅绝缘层。最后，通过蚀刻方法在氮区域上方制作两个孔，并且通过金属化方法分别在绝缘层上和两个孔中制作三个电极，即栅极、源极和漏极。金属氧化物半导体结构与金属氧化物半导体场效应晶体管相似，只是没有源极和漏极。[/BR/]1965年，英特尔公司的戈登·摩尔(Gordon E. Moore)博士提出了集成电路集成度的摩尔定律，即单个芯片上的元件数量每1218个月翻一番。与此同时，将特征尺寸减小10，000倍一直在引导微电子工业的发展。摩尔定律(Moore Law)一直在不断缩小芯片上组件的尺寸，以达到高速低消耗的目标。图1-2描述了英特尔公司的研究成果，反映了金属氧化物半导体场效应晶体管器件特征尺寸随年龄的变化以及对其预期尺寸减小的发展预测。2012年4月，英特尔公司向市场推出了一款22纳米处理器，目标是更小的节点。国际半导体技术路线图组织(ITRS)在其2005年的技术路线图中提出了“后摩尔定律”的概念，即在产品多功能性(功耗、带宽等)的要求下，将硅基互补金属氧化物半导体和非硅基技术相结合。)，为了提供一个完整的解决方案来应对和满足新的市场发展，

1.2栅极电介质材料

1.2.1栅极电介质材料所面临的挑战

迄今为止，金属氧化物半导体场效应晶体管一直在按照摩尔定律发展，并且器件尺寸一直在按比例缩小。当尺寸减小到纳米尺度时，人们面临越来越多的挑战，如微加工技术、电路互连技术、器件性能下降以及一些基本的物理和材料限制。
栅介质材料是金属氧化物半导体结构中的氧化物层。传统的栅介质材料是Si02，它具有良好的绝缘和介电性能，优异的热稳定性和电稳定性，特别是优异的硅/硅界面性能。这些优点使Si0成为硅基半导体集成电路的重要组成部分。从图1-3可以看出，栅极电介质层的厚度与器件尺寸密切相关。为了控制短沟道效应并保持良好的空闲开关特性，在器件收缩过程中，栅介质氧化物层的厚度必须随着沟道长度的减小成比例地减小。然而，当Si0的厚度减小到以下时，由量子隧穿引起的隧穿电流将急剧增加，这将增加功耗到器件不能被允许的程度。同时，在接口结构和设备可靠性方面也会出现一系列问题。因此，栅极电介质材料成为限制器件收缩的关键因素之一。栅极电介质层不再满足进一步提高集成度的要求，必须找到替代材料。根据电容、介电常数和介质层厚度之间的关系。是真空介电常数；对于氧化物的相对介电常数和lox氧化物层的厚度，可以看出，如果采用高介电常数的材料，在增加相对介电常数的情况下，通过增加氧化物层的厚度可以保持电容不变，从而可以在不降低栅极电容的情况下，以足够的物理厚度减小由隧穿效应引起的漏电流。这种材料被称为高介电常数材料(简称高介电常数材料)

2.3.4纳米晶存储结构……41-43
参考……43-44
第三章自制ALD前驱体沉积高钾……44-58
3.1导言……44-45
3.2自制ALD前驱体沉积……45-47 [/BR/] 3.2.1基材清洁……45-46[/溴/] 3.2.2自制ALD前驱体沉积……46-47
3.3自制ALD前驱体矿床……47-55 [/BR/] 3.3.1胶片组件……47-49[/比尔/] 3.3.2电影增长率……49-51
3.3.3薄膜表面平整……51-53 [/BR/] 3.3.4薄膜电气……53-55 [/BR/] 3.4本章概述……55-56[/比尔/]参考……56-58
第四章GaAs基底的表面预处理和沉积……58-75[/比尔/] 4.1导言……58-59[/溴/] 4.2化学溶液表面预处理……59-67 [/BR/] 4.2.1……59-62表面平整度[/溴/] 4.2.2脉冲表面预处理……62-65
4.2.3电气特性……65-67
4.3 ALD前体和……67-72
4.3.1 ALD前兆脉冲表……67-68 [/BR/] 4.3.2接口结构分析……68-71 [/BR/] 4.3.3电气特性……71-72 [/BR/] 4.4本章概述……72-73[/比尔/]参考资料……73-75

结论与展望
本文着重介绍高介电薄膜材料原子层沉积(ALD)技术的制备、表征及其在微电子学中的应用。本论文采用南京大学的运动源研究。用该方法合成的各种金属有机源前驱体的原子层上沉积了四种高钾薄膜材料，并测定了自制前驱体的生长特性。对新半导体材料GaAs的表面预处理方法——化学溶液法和ALD脉冲自清洁法进行了深入表征，优化了ALD沉积在GaAs的高x材料金属氧化物半导体结构的界面和电学性能。重点研究了ALD基于高钾材料制备的Hf02/HLO/A1203/硅堆叠结构纳米晶存储器的结构、存储和保持性能。
主要结论如下:
1。自制金属有机源前驱体ALD·
(1)南京大学钼源研究中心合成的两个钟源(Hf(NMET)4、Hf(NMET)a)和两个失配源(Zr(NMET))沉积的高温材料生长特性：并对氧化锆薄膜进行了一系列ALD沉积实验，验证了这些自制金属有机源作为ALD前驱体的可行性。实验发现，除了源的工作温度过高(180℃以上)，超过其分解温度外，不适合ALD体系应用，另外三种有机胺系列源均表现出优异的ALD生长特性。HF (nmet) 4和Zr (nmet) 4源的工作温度分别为120℃和10℃，HF(NMET)a源的工作温度为75-800℃