> 硕士毕业论文 > 61600字硕士毕业论文数字图像处理系统的下位机方案

61600字硕士毕业论文数字图像处理系统的下位机方案

论文类型:硕士毕业论文
论文字数:61600字
论点:图像处理,系统,图像
论文概述:

本论文完成了对水下移动目标进行捕捉和跟踪的数字图像处理系统的下位机设计。文章从课题背景与国内外研究现状、系统总体实施方案、系统下位机硬件和软件设计及具体实现等方面对该系统

论文正文:

第一章引言

研究课题的背景和意义

视觉是人类最先进的感知器殿堂,因此图像在人类感知中起着最重要的作用。数字图像是使用有限数量来表示像素的图像,并且可以由数字计算机或数字电路存储和处理。数字图像处理最早的应用之一是在报业,它起源于20世纪20年代,当时图像首次通过海底电缆从伦敦传输到纽约。此后,随着数字计算机和数据存储、显示和传输技术的发展,数字图像处理也得到了极大的发展。从20世纪60年代末到70年代初,数字图像处理技术蓬勃发展,并在医学、地球遥感监测和天文学领域得到应用。目前,数字图像处理技术已经成为工程、统计、物理、生物、信息科学甚至社会科学等各个学科的研究对象。它在工业、海洋科学、国防、医学等地方具有广阔的应用前景。
随着工业化的不断推进,地球上的人口急剧增加,能源短缺问题日益突出,土地资源有限,而海洋蕴藏着丰富的生物资源、矿产资源和能源资源。因此,人们把目光投向了资源丰富的海洋。海洋占地球表面积的近一半,是全人类的共同资源,不属于任何国家。在海洋经济时代,拥有海洋开发技术力量的国家可以享受这部分海洋资源。因此,在21世纪,海洋已经成为高科技研究的重要领域。水下图像处理一直是我国的一个重点研究课题。它在水下探测、水下目标跟踪、海洋开发、海洋军事等地方具有广泛而重要的应用价值。
本课题是设计一种水下数字图像处理系统来捕捉和跟踪水下运动目标。近年来,随着超大规模集成电路技术的不断改进,单个芯片已经能够容纳数百万个晶体管。FPGA芯片可以实现越来越强大的功能,也可以实现系统集成。与PAL和GAL相比,现场可编程门阵列(FPGA)具有更大的规模,可以取代数十甚至数千个通用集成电路芯片。因此,可编程门阵列芯片是小批量系统提高集成度和可靠性的最佳选择之一。因此,当用户不断要求产品具有更大的图像容量、更高的图像质量和更快的图像处理速度时,可编程门阵列已经成为一种普遍的选择。基于现场可编程门阵列的数字图像处理系统下位机是本文的重点。下位机通过一定的接口与数字图像处理系统的上位机通讯数据信号和控制信号,实现水下运动目标的跟踪。该设计可以促进我国水下探测、水下跟踪等技术的发展,也为水下科学研究提供保障。

2国内外研究现状

2。1数字图像处理系统的研究现状

数字图像处理系统的发展大致分为三个阶段
第一阶段是从20世纪60年代末到80年代中期,主要是美国和英国一些公司引进的各种图像分析系统和图像计算机。这些系统体积庞大,价格昂贵。我国对数字图像处理系统的研究相对较晚,主要以清华大学的图像计算机和图像采集系统为代表。
第二阶段是从1980年代中期到1990年代初。这一阶段的数字图像处理系统的特征在于小型化,并以图像卡的形式插入计算机以形成图像采集系统。在这个阶段,大规模集成电路或专用集成电路被用于图像卡。
第三阶段是从1990年代初至今。这一阶段的数字图像处理系统分为两类。一个仍然是带有PCI总线的卡。另一种是使用大规模集成电路或特殊芯片来代替计算机的图像处理系统。随着现场可编程门阵列、数字信号处理器和专用集成电路的发展,这种系统发展迅速,运行速度大大提高,价格大大降低,逐渐成为数字图像处理系统的主流。

3.4内存设计........32-36
3 . 4 . 1 DDR 2简介........32-33
3.4.2 ddr2芯片选择........33
3.4.3 ddr2电源设计........33-34
3.4.4 ddr2硬件设计........34-36
3.5时钟设计........36-37
3.6现场可编程门阵列芯片选择........37-38 [/溴/] 3.7现场可编程门阵列配置........38-41
3.8本章摘要........41-42
第4章下位机软件设计........42-68
4.1低级计算机软件开发........42-46
4.1.1基于FPGA的开发........42-44
4.1.2基于EDK的发展........44-46
4.2系统从功能模块........46-47
4.3通信协议........47-51 [/ Br/] 4.3.1从上位机下载........47-50
4.3.2从下层计算机上传........50-51
4.4时钟模块的实现........51-53
4.5 LVDS数据传输模块........53-56 [/BR/] 4.6嵌入式图像处理模块........56-67 [/BR/] 4.6.1嵌入式图像处理模块........57 [/BR/] 4.6.2时钟发生器........57-58 [/ Br/] 4.6.3串行通信........58
4.6.4中断控制........58-59
4.6.5内存控制........59-65
4.6.6嵌入式图像处理........65-67
4.7本章摘要........67-68
第5章实验测试........68-73
5.1系统物理图........68-69
5.2系统测试结果........69-72
5.3本章摘要........72-73

结论
FPGA在数字图像处理领域的应用越来越广泛。随着现场可编程门阵列芯片性能的显著提高,水下数字图像处理技术也得到了快速发展。
本文完成了水下运动目标捕获跟踪数字图像处理系统下位机的设计。从课题背景、国内外研究现状、系统总体实现方案、系统下位机软硬件设计及其具体实现等方面详细介绍了该系统,并给出了系统物理框图和测试图像。
本系统下位机的实现主要基于Xilinx ISE和EDK开发平台。利用Verilog编程语言和嵌入式开发技术实现以下功能:通过LVDS接收机接收图像数据,在FPGA上运行C语言图像处理算法对图像进行处理,通过LVDS驱动程序将处理后的图像数据发送到上位机,并提供相应的像素同步、行同步和帧同步信号。此外,下位机系统还通过RS-422完成与上位机的通信功能。