30000字硕士毕业论文新型浮点加法器的实现与改进

论文类型：硕士毕业论文

论文字数：30000字

论点：浮点,加法器,运算

论文概述：

本文通过对浮点处理器FPU应用的分析，通过对浮点数加法算法及改进，完成了浮点加法器中各组件的优化设计。

论文正文：

  第一章绪论        1.1课题的目的及意义现如今，国家与国家之间的高科技竞争越来越激烈，国家综合实力得以得到体现的一个重要方面就是高性能计算技术的应用。它的作用主要发挥在3方面:促进科技进步、推动经济发展、保障国家安全。但是在现阶段，我们国家高性能计算机依旧还是依赖着国外的高性能微处理器芯片，自主创新研发跟国际高性能处理器芯片的局面仍没有改变，64位体系的CPU的研发仍然与国际领先水平有着很大差距，因此关十CPU相关器件的设计是很重要的一项研究。微处理器中的数据通常用二进制的0和1来表示，分为两种类型:定点和浮点。定点数的小数点位置是固定在定长数的某个位置上的，浮点数的格式与科学表示法是相同的。定点表示存在着利与弊，优点就是定点运算的部件比较容易就能设训一，主要弊端就是定点数在表示范围和精度上的限制性，Ifn浮点数则可以表示较大的表示精度和较大的动态表示范围。如果数字计算对十精度有比较高的要求，则显然浮点数比定点数要有优势，但同时浮点运算的部件设计起来，显然要比定点运算的部件复杂地多。浮点数的应用随着时代的发展}fn越来越广，因为我们生活对十信息的细致度要求越来越高，精度要求越来越高，比如要求更为详细准确的天气预报，航天航海军事上对十距离计算要求的越来越苛刻，图像处理以及语音识别要求越来越清晰，逼真，这些与快速有效的浮点数操作是密不可分的，并目‘随着数字信号处理和图像处理需求的增长，对十浮点数运算的要求越来越迫切。但是具体设计浮点运算单兀却比定点运算单兀要的设计复杂得多。因此，早期的训一算机CPU中许多都不配备专门的浮点运算单兀，取}fn代之，浮点运算是通过一定的软件采用定点运算单兀来完成的。        但这种做法可以在硬件上简单化CPU的设计，但却浮点运算的速度，精度受到限制，不能使之快速地完成，Ifn使浮点运算速度仍然成为制约CPU性能的一个因素。除此之外，还有工艺的限制，以前的工艺使浮点运算单兀从硬件上实现确实比较复杂。但是，我们知道，现在，工艺的特征尺寸越来越小，SOC(systemonchip)得以实现，从硬件上设计一个独立的浮点运算单兀(FPU)是一件完全可行的事情，所以现代CPU能使用独立的硬件来实现浮点运算单兀FPU(FloatingPointUnit)。高速的浮点运算单兀设计包含浮点加法器、浮点乘法器、浮点除法器和浮点开方四部分的设计。根据Oberman的技术报告}S.F.Oberman,1996)可知，主要浮点运算使用频率如表1.1所示。表1.1浮点运算使用频率┌─────┬──────┬────┐│运算单兀│浮点运算│使用频度│├─────┼──────┼────┤│浮点加法器│浮点加法，减│55%│││法，转换，传││││送││├─────┼──────┼────┤│浮点乘法器│浮点乘法│37%│├─────┼──────┼────┤│浮点除法器│浮点除法│3%│├─────┼──────┼────┤││其它│5%│└─────┴──────┴────┘在一般的处理器中，浮点加法、减法、转换和传送最终都是可以转换为采用浮点加法器实现，所以浮点加法器的使用频率高达55%，是使用频率最高的浮点运算模块。浮点加法的2个特点，一是它最复杂，Ifn是它被使用的频率在所有操作里面又是最高的，所以它是现代微处理器和数字信号处理器中的非常关键的部分，它的性能好坏将直接影响CPU的浮点运算速度。因此，设计高速的浮点加法器对FPU的整体性能至关重要，进}fn对十CPU的设计也是至关重要。1.2浮点处理器FPU的应用浮点处理器FPU的应用领域十分广泛，涉及军事、航天、科学研究、金融、大型应用软件、信号处理以及图象处理等。FPU的运用背景1.PDA}II}冬}像手机、语音压缩/解压缩、用户接口、Java加速器}IIJustInTime(JTT)编译。2.3D图像、音频，3维图形游戏。3.FFT&FIR过滤，成像，数码相机，DV4.高真彩色打印机、多功能彩色复合机。_5.数字影音机顶盒、3D用户接口。  参考文献[1]IEEE standard for binary floating point arithmetic.  ANSI/ IEEE754-1985.S.F.Oberman. Design issues in high performance floating point arithmetic unUniversity, Degree of Doctor of Philosophy,1996阎石数字电了技术基础高等教育出版社，1989年:113-153Michael.T.Flynn, NhonT.Quach. An improved algorithm for high-speed floating point addition.Stanford technical Report:CSL-TR-901142, AUGUST 1990Farmwald. On the design of high performance digital arithmetic units. PhD thesis, StanfordUniv. ,Aug. 1981.高海霞，杨银堂.浮点加法器的低功耗结构设计[[J].微电了学，2002,32(2):  128-130.夏宏等.浮点加法器电路设计算法的研究[fJl.计算机工程与应用，2001,37(13):  10-12.  摘要 4-6 Abstract 6 第一章 绪论 10-15     1.1 课题的目的及意义 10-11     1.2 浮点处理器FPU 的应用 11-12     1.3 国内外FPU 发展史以及研究现状研究 12-13     1.4 研究重点及创新之处 13-14     1.5 本论文的结构安排 14-15 第二章 浮点数系统 15-22     2.1 IEEE-754 标准简介 15-17     2.2 IEEE-754 中的特殊值 17-18     2.3 IEEE-754 中的异常 18-19     2.4 IEEE-754 中的舍入模式 19-20     2.5 IEEE-754 标准有关浮点误差的规定 20-22 第三章 浮点数加法算法及改进 22-29     3.1 传统浮点加法算法 22-24     3.2 双路径算法的引入 24-29 第四章 浮点加法器中各组件的优化设计 29-49     4.1 错位并行指数比较与尾数移位的设计 29-31     4.2 浮点加法器中尾数有效位加法器的改进 31-39         4.2.1 浮点加法运算中的减法 31-32         4.2.2 一位加法器 32-33         4.2.3 逐位进位加法器 33-34         4.2.4 超前进位加法器 34-37         4.2.5 进位选择加法器 37-38         4.2.6 复合加法器 38-39     4.3 浮点加法器中前导零预测电路的改进 39-43     4.4 桶形移位器的设计 43-46     4.5 舍入 46-49 第五章 浮点加法器的仿真验证 49-53     5.1 逻辑功能测试 49-52     5.2 模块延时与面积报告 52-53 第六章 总结和展望 53-55 参考文献 55-58